具有渐缩侧壁的衬层的半导体元件结构及其制备方法与流程

本公开是关于一种半导体元件结构及其制备方法。特别是关于一种具有渐缩(tapered)侧壁的衬层的半导体元件结构及其制备方法。

背景技术：

1、半导体元件对于许多现代应用至关重要。随着电子技术的进步，半导体元件的尺寸越来越小的同时，也提供更多的功能且包括更大量的集成电路。由于半导体元件的小型化，提供不同功能的各种类型和尺寸的半导体元件被整合并封装到单一模块中。此外，实行多种制造操作以将各种类型的半导体元件整合在一起。

2、然而，半导体元件的制造和整合涉及许多复杂的步骤和操作。半导体元件中的整合变得越来越复杂。半导体元件在制造和整合上复杂性的增加可能引起缺陷，例如不充足的阶梯覆盖(step coverage)及/或空隙(voids)。因此，需要持续改进半导体元件的制造制程，才能解决这些问题。

3、上文的“先前技术”说明仅提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

技术实现思路

1、本公开的一方面提供一种半导体元件，包括设置于一半导体基板之上的一第一介电层；设置于该第一介电层之上的一第二介电层；设置于该第二介电层之上的一第三介电层；设置于该第三介电层中的一导电结构，其穿过该第二介电层，并延伸至该第一介电层中；围绕该导电结构的一衬层，其中该衬层具有与该第一介电层直接接触的一渐缩侧壁；设置于该衬层和该第二介电层之间的一间隔结构，其中该间隔结构与该第一介电层的一顶表面直接接触；设置于该导电结构之上的一内硅化物部分；围绕该内硅化物部分并覆盖该衬层的一外硅化物部分；以及设置于该内硅化物部分和该外硅化物部分之上的一较高插塞。

2、本公开的另一方面提供一种半导体元件的制备方法，包括形成一第一介电层于一半导体基板之上；形成一第二介电层于该第一介电层之上；进行一第一蚀刻制程以形成一开口结构，其中该开口结构具有一渐缩轮廓，且其中该开口结构具有位于该第一介电层中的一较低开口和位于该第二介电层中的一较高开口；进行一第二蚀刻制程以横向(laterally)延伸该开口结构的该较高开口，使得一扩大的较高开口暴露出该第一介电层的一顶表面；形成一间隔结构于该第一介电层的该顶表面之上；形成覆盖该间隔结构的一衬层；形成位于该衬层之上并被该衬层围绕的一导电结构；凹陷该第二介电层的一顶表面；形成位于该导电结构之上的一内硅化物部分和围绕该内硅化物部分且位于该导电结构和该衬层之上的一外硅化物部分；以及形成一较高插塞于该内硅化物部分和该外硅化物部分之上。

3、由于本公开半导体元件结构的设计，衬层包括与第一介电层直接接触的渐缩侧壁，这有助于改善衬层与上覆(overlying)导电结构的阶梯覆盖。此外，导电结构足够的阶梯覆盖可以减少电迁移(electromigration；em)。其结果，可以改善半导体元件结构的性能和可靠性。另外，内硅化物部分和外硅化物部分构成复合着陆垫(composite landingpad)，其具有增加的着陆面积以供较高插塞着陆。因此，可以减少接触电阻，并且可以避免或减少较低导电结构和较高插塞之间未对准的问题。如此一来，可以改善整体元件性能，并且可以增加半导体元件结构的良率。

4、上文已相当广泛地概述本公开的技术特征及优点，使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。

技术特征：1.一种半导体元件结构，包括：

2.如权利要求1所述的半导体元件结构，其中该衬层与该第三介电层、该第二介电层、该间隔结构、该导电结构以及该外硅化物部分直接接触。

3.如权利要求1所述的半导体元件结构，其中该衬层的一底表面高于该第一介电层的一底表面，以及该渐缩侧壁和该衬层的该底表面之间的一角度大于90度。

4.如权利要求1所述的半导体元件结构，其中该导电结构更包括：

5.如权利要求4所述的半导体元件结构，其中该金属填充部分的一顶部宽度大于该金属填充部分的一底部宽度。

6.如权利要求4所述的半导体元件结构，该金属填充部分包括铜(cu)，以及该金属层包括铜-锰(cu-mn)合金。

7.如权利要求5所述的半导体元件结构，其中该间隔结构更包括：

8.如权利要求1所述的半导体元件结构，其中该间隔结构更包括：

9.如权利要求1所述的半导体元件结构，其中该间隔结构更包括：

10.一种半导体元件的制备方法，包括：

11.如权利要求10所述的制备方法，其中该外硅化物部分的一顶表面高于该内硅化物部分的一顶表面。

技术总结本公开提供一种半导体元件结构，包括设置于一半导体基板之上的一第一介电层；设置于该第一介电层之上的一第二介电层；设置于该第二介电层之上的一第三介电层；设置于该第三介电层中的一导电结构，其穿过该第二介电层，并延伸至该第一介电层中；围绕该导电结构的一衬层，其中该衬层具有与该第一介电层直接接触的一渐缩侧壁；设置于该衬层和该第二介电层之间的一间隔结构，其中该间隔结构与该第一介电层的一顶表面直接接触；设置于该导电结构之上的一内硅化物部分；围绕该内硅化物部分并覆盖该衬层的一外硅化物部分；以及设置于该内硅化物部分和该外硅化物部分之上的一较高插塞。技术研发人员：何家铭受保护的技术使用者：南亚科技股份有限公司技术研发日：技术公布日：2025/4/21